This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

	•		•			
			,			
	•					
					•	
						•
		•				
•						·
		•				
			·		-	
					·	
				•		

(54) SEMICONDUCTOR DEVICE

(11) 5-75015 (A) (43) 26.3.1993 (19) JP

(21) Appl. No. 3-234485 (22) 13.9.1991


(71) SHARP CORP (72) AKIO GOTO

(51) Int. Cl³. H01L25/065,H01L25/07,H01L25/18

PURPOSE: To improve a manufacturing yield of devices as a whole by a method wherein a common input/output lead is connected electrically with each of

stacked chips and the whole is sealed with resin or a cap.

CONSTITUTION: In a semiconductor device 1 wherein four semiconductor chips 2 are stacked, each of the semiconductor chips 2 is provided with bumps 3 on the opposite sides and copper foil leads 4 are connected to the bumps 3 respectively. These chips 2 are stacked with insulating layers 5 interposed. The leads 4 are connected electrically by studs 6 and the stud of the lowermost layer is connected to a lead frame 7. The lead frame 7 is fixed on a base made of plastic and resin packing is conducted in this state. According to this constitution, the number of input/output terminals formed on each chip can be lessened and the quality of the semiconductor chips having the respective functions can be inspected before the chips are assembled.



				;

(19)日本国特許庁 (JP) (12) 公開特許公報 (A) (11)特許出額公開番号

特開平5-75015

(43)公開日 平成5年(1993)3月26日

(51) Int.Cl.5

遵別記号

庁内登理番号

FΙ

技術表示箇所

H 0 1 L 25/065

25/07

25/18

7220 - 4M

H 0 1 L 25/ 08

審査請求 未請求 請求項の数1(全 4 頁)

(21)出願番号

特願平3-234485

(22)出願日 平成3年(1991)9月13日

(71)出願人 000005049

シヤープ株式会社

大阪府大阪市阿倍野区县池町22番22号

(72)発明者 後藤 昭夫

大阪市阿倍野区長池町22番22号 シヤーブ

株式会社内


(74)代理人 弁理士 野河 信太郎

(54)【発明の名称】 半導体デバイス

(57)【要約】

【目的】 メモリー容量の非常に大きな、且つ種々の半 導体チップを組み込んだシステムが構築できるような半 導体デバイスを提供する。

【構成】 半導体チップを上下に多数積層するものであ って、積層された各チップ間のリードを、電気的に接続 し、樹脂封入する。



【特許請求の範囲】

【請求項1】 TAB方式により実装された半導体チッ プを上下に複数積層するものであって、積層された各チ ップ間で共通の入出カリードを電気的に接続したものを 樹脂封入又はキャップシールを行なうことを特徴とする 半導体デバイス。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体デバイス、さら に詳しくは、半導体チップを上下に複数積層したデバイ 10 シナーリードとなる至属署を設け、それを打抜き工程等

[0002]

【従来の技術】シリコン半導体基板上に作られるIC、 LSI等は日夜製造技術が進歩し、トランジスター等の 集積度も飛躍的に増大してきている。集積度が上がるに つれ、半導体デバイス(半導体チップ)の機能も飛躍的 に向上し、単なる部品としてよりも大きなシステムとし てみなされるようになってきた。

【0003】また、同時に、システムの構成要素として のCPU(論理回路)、マスクROM、EPROM、E 20 ウターリードボンディングを繰り返せばよい。 EPROM. フラッシュEPROM. DRAM. SRA M、I^L、高速入出力部(バイボーラ、パイCMD S)等、それぞれの独立したデバイスがそれぞれの専用 の製造工程を用い効率良く生産が行なわれるようになっ てきている。また、ニューロネット素子等、多数の同種 構成要素の集合した大規模システムの需要も大きくなっ てきた。

[0004]

【発明が解決しようとする課題】このような技術的要求 きている。それは、LSIの集積規模の増大に伴ない、 入出力部の外部接続端子数が大きくなり、チップ面上の ボンディングパッド及び入出力保護回路の面積比率が増 大することである。これは、結果として集積効率の低下 となる。

【0005】また、LSI等、デバイスに求められるシ ステム的な機能の高度化に伴ない1つの2次元的表面に 形成される従来のLSI製造工程では、あらゆる前記構 成要素を包含する製造プロセスを構築することは非常に することができたとしても、最小配線幅寸法(単位面積 当たりに集積できる素子数)に制約が生じ、現在ある個 々の専用の製造プロセスよりも非常に効率の悪いものと なり、同時にできあがったデパイスの動作速度等性能も 低下したものしかできず、非常にコストパーフォーマン スの悪いものになってしまう。

[0006]

【課題を解決するための手段】以上のような現状に鑑 み、本発明者は鋭意研究の結果本発明半導体デバイスを 完成させたものであり、その特徴とするところはTAB 50 【作用】上記のデバイスにより、高い集積度が得られ、

方式により実装された半導体チップを上下に複数機構す るものであって、横管された各チップ間で共通の入出力 リードを確気的に接続したものを樹脂封入スはキャップ シールを行なう点にある。

【0007】 本発明に使用する半導体チップは、TAB 方式により実装された半導体チップである。 TAB方式 とは、ワイヤボンディング方式やフリップチップ方式に 対応するものであり、半導体チップの遺植を外部に取り 出す方式の1つである。通常は、キャリヤフィルムにイ により配線とし、半導体チップの遺憾とアウターリード と接続するものである。本発明は、このTAB方式の利 点を利用して開発したものである。即ち、TAB方式で は、外部電極又は外部リードと接続する以前に平面状の リードが存在しているという点である。

【0008】半導体デバイスの上下の積層は、絶縁層を 介して上下に積むだけでよい。そして各チップからのリ ードを電気的に接続すればよい。接続方法は、リードに 予めスタッド(電気通過突起)を設けておき、通常のア

【0009】積層するチップが、すべて同種の場合、例 えば、SRAMだけを5チップ積層する場合等は、共通 化できない単独のリード端子からはそれぞれの外部ピン に接続し、共通するリード端子は各チップ間で接続し、 1 つの端子として1 つの外部ピンに接続することとな る。このようにすると、メモリー容量が、3倍になるこ とを意味する。また、上下に積層しているため、投影面 積的には従来と変わらない。このような用途としては、 大規模なメモリー容量が必要な場合であり、SRAMや の中で、従来技術では近時以下のような問題が発生して 30 DRAMの同種のものを多数積層する。また、ニューロ ネットワークの場合も同様に、同種の機能を有するもの

【0010】また、本発明デバイスには、異種のチップ を混在せしめて積層することも可能である。この場合、 リードをすべて接続することはできないので、その部分 には動作に関与しないダミーバッドを設けるか、又はイ ンナーリードの数を減らしておけばよい。このような積 層の例としては、上方よりCCDチップ、CPUチップ (論理回路)、SRAM、マスクROM、EPROM等 困難であり、仮にそのような複雑な製造プロセスを構築 40 を積層するものが考えられる。これは画像情報処理専用 のデバイスとして使用できる。この場合は、当然封入樹 脂はアクリル樹脂等の透明なものを用いる。

【0011】本発明半導体デバイスは、半導体チップを 上下に積層して、各リードを電気的に接続して(ダミー パッドの場合もある)、それを一体化するところが新規 であり、個々の構成部品自体は、わずかな製造の頃鑑さ を許容すれば、従来のものでも製造可能であり、特別な ものである必要はない。

[0012]

 $T \otimes S$ 入Bグ式 ・ラスこ りに取り . 4:21 t I.fa 🥞 $II \rightarrow K$ 式の利 万式で

腺層を うのリ ードに まのア

7. 例

面状の

共通 ドビン きし、 とな

:るこ 影面 ごは、

ハや $-\Box$ もの

ップ

台. 記分 はて

写植

ノブ 引急 牙用

入樹 1.7

: — 規 ŧΞ

11:

1.

且つ入出力データバスラインを共通化することにより、 入出力将子数を低減することができる。

[0013]

【実施例】以下四面に示す実施例に基づき、本発明をよ り詳細に説明する。図1は、本発明半導体デバイス1の 1 例を示す断面図である。 4 枚の半導体チップ 2 が積層 されている。個々の半導体チップ2には、バンプ3が両 側に設けられ、そのバンプ3に銅箔リード4が接続され ている。この例では、すべての半導体チップは、SRA Mであり同種のものである。このチップ2が絶縁層5を 10 介して積層されている。

【0014】個々のリード4をスタッド6で電気的に接 続し、最も下層のスタッドはリードフレーム7に接続さ れている。リードフレーム7は、基板(プラスチック 製)に固定されている。この状態で、破線で示す部分ま で樹脂充填を行なう。これで、半導体デバイス1の完成 である。これは、積層されたSRAMが1枚の従来のデ バイスと比較して、メモリー容量は4倍であり、所要面 積は同じである。ただ高さが従来のものの2倍程度にな るだけである。この高さは、通常比較的余裕があり、間 20 題とならない場合が多い。これによって、単位面積当た りの集積度が大きく向上したこととなる。なお、個々の 半導体チップにおいて、リードフレーム7と接続させな いバンプ3には銅箔リード4が接続しないように、銅箔 リード4の一部が予め除去される。

【0015】図2は、図1の各層の接続状況を示す概略 斜視図である。各層からリード4が出て、それらが個々 にスタッドを介して上下に接続されているのが分かる。 また、最終的に外部端子となるリードフレームが最下層 に接続されている。

【0016】次に、製造方法について述べる。ウエハー 作成工程をほぼ終了したウエハー状の半導体基板上に、 接着金属並びにメッキの下地となる金属層を真空蒸着若 しくはスパッター法により形成する。その後、フォトリ ソグラフィーの技術を用いて、バンブ形成部のみを開口 したレジスト層を形成する。次いで、バインプ形成材料 であるAu等の金属を前記開口部分にメッキ液中で電気 メッキを行ない、 $10\sim30$ μm 程度の凸起を形成す る。不要な前記蒸着若しくはスパッターにより形成した 金属層を該凸起部分をマスクにしてエッチング除去し、 バンプ形成工程を終了する。図3は、その半導体チップ を示す。尚、半導体チップの厚みは集積度を上げる為、 大凡100~300gmの厚みとすることが好ましい。 勿論、半導体チップ側ではなく、リード側にバンプを形 成する転写パンプ方式でもよい。

【0017】次に、図4に本発明に使用するリードの1 例を示す。本発明に使用するリードは特に限定はしない が、本実施例のようなものが好適である。この例では、 ポリイミド製のキャリアーテープ9上にリード4が形成 され、そのリード4上にスタッド6が設けられている。

このスタッドの形成方法は、フォトレジストを用いて製 遠すればよい。

【0018】次に、このTABテープに対して、図3に 示すパンプ形成された半導体チップを、通常のTABプ ロセスで行なわれるインナーボンディング (ギャングボ ンディング)を行ない、リードとバンブの機械的、重気 的接合を行なう。この時に、各チップの電気的な機能デ ストを行ない、不良品を除去する。リード4と、半導体 チップ2が接合された状態を図5に示す。図5に示す半 導体チップには、その下層に絶録層5が設けられてい る.

【0019】次に、本発明に用いるリードフレームでに ついて説明する。図6は、本発明に使用するリードフレ ーム 7 を示す断面図である。これは、通常のリードフレ 一ムにスタッドを設けただけでよく、特別のものである 必要はない。

【0020】最後に、図6で示すリードフレーム7に、 図 5 で示す半導体チップ2を重ねてアウターリードポン ディングを繰り返す。最下層のものには、絶縁層5は不 要である。また、最上層のものには、スタッドは不要で ある。最後に、樹脂モールド、セラミックの場合にはキ ャップシールを行ない、組み立て完了である。

[0021]

【発明の効果】以上、詳細に説明した半導体デバイスで は、単に上下に積層するだけで、メモリー容量を簡単に 増加させることができ、デバイス自体の大きさは高さが わずかに大きくなることを除いて、変わらない。よっ て、集積度が大きくできるということとなる。また、種 々の半導体チップを組み合わせることによって、1つの 30 半導体デバイスで規模の大きなシステムを構成すること ができる。

【0022】更に、上下に積層してリードを接続するこ とにより、各チップ上に形成する入出力端子数を低減す ることができる。また、各チップを組み立てる前に、そ れぞれの機能を有する半導体チップの良否を検査するこ とができるため、デバイス全体としては、製造歩留りが 高くなり、大きなコストメリットが得られることとな

【図面の簡単な説明】

【図1】本発明半導体デバイスの1例を示す断面図であ

【図2】図1に示す例の各層の接続状況を示す機略斜視 図である。

【図3】本発明に使用する半導体チップの1例を示す断 面図である。

【図4】本発明に使用するリードの1例を示す断面図で ある.

【図5】本発明用に接続された半導体チップの1例を示 す断面図である。

50 【図6】本発明に使用するリードフレームの1例を示す

- 【符号の説明】 1 半導体デパイス
- 2 半導体チップ
- 3 バンプ
- 4 リード

- 5 絶録層
- 6 スタッド
- 7 リードフレーム
- 8 プラスチック基板
- 9 キャリアーテーブ

